Инженер-программист ПЛИС (FPGA / DSP / SDR)
Описание
Мы ищем Инженера-программиста ПЛИС (FPGA / DSP / SDR). Мы - R&D команда в составе группы компаний. Наша задача - разработка передовых решений в области радиоэлектроники: от многоканальных когерентных приемников до интеллектуальных анализаторов радиоэфира. Среди наших интересов - системы пеленгации и пространственной обработки сигналов, в том числе с применением технологий фазированных антенных решеток (ФАР) и активных фазированных решеток (АФАР). Наши задачи — это симбиоз высокоскоростного «железа», потоковой обработки сигналов и алгоритмической начинки, способной в реальном времени понимать, что происходит в эфире и откуда. Мы работаем с производительными ПЛИС, современными радиотрактами и не ограничены рамками устаревших архитектур. Если вам интересно, как превратить поток сырых I/Q-отсчетов в осмысленную пространственно-временную картину радиоспектра прямо в «кремнии», - ждем вас. Чем предстоит заниматься: Проектирование цифровых трактов для многоканальных когерентных систем: от захвата данных с высокоскоростных АЦП до формирования выходных потоков с жесткими требованиями к фазовой синхронизации между каналами. Реализация конвейеров цифровой обработки сигналов в реальном времени: DDC, многоканальная фильтрация, спектральный анализ, формирование диаграммообразующих схем. Разработка аппаратных блоков для пространственного анализа радиоэфира: обнаружение источников излучения, оценка их угловых координат, вычисление корреляционных матриц. Участие в создании систем классификации сигналов: аппаратное ускорение вычисления признаков, корреляции с базами сигнатур, автоматическое определение типа и источника излучения. Аппаратная реализация алгоритмов пеленгации и пространственной фильтрации (beamforming, адаптивные решетки, сверхразрешение). Построение эффективных схем взаимодействия ПЛИС с процессорными системами (soft-процессоры, ARM-ядра SoC, внешние CPU) через высокоскоростные интерфейсы и DMA. Работа с современными интерфейсами передачи данных от радиотрактов: JESD204B, LVDS. Участие в формировании технического облика будущих продуктов: от выбора ПЛИС-платформы до распределения задач между логикой и софтом. Необходимые знания и навыки (Hard Skills): RTL-дизайн: Профессиональное владение SystemVerilog, Verilog или VHDL. Понимание принципов конвейеризации, временных ограничений, ресурсной оптимизации. Xilinx Vivado: Уверенная работа со средой разработки, навыки аппаратной отладки (ILA, VIO), опыт работы с временными ограничениями (timing constraints). Опыт с ПЛИС 7-й серии и/или UltraScale+. Скоростные интерфейсы: Практический опыт настройки и отладки JESD204B (тактовой схемы, проблем детерминированной задержки и фазовой когерентности между линками). Многоканальная ЦОС: Понимание специфики синхронной обработки нескольких когерентных каналов в ПЛИС: фазовая синхронизация, параллельные конвейеры, межканальная калибровка. Алгоритмы пространственной обработки: Понимание принципов beamforming'а, корреляционной обработки, алгоритмов оценки углов прихода (Direction Finding), знакомство с методами сверхразрешения (MUSIC, ESPRIT и подобные). Анализ и классификация: Способность понять задачу вычисления признаков сигналов и их аппаратной классификации, эффективно реализовать корреляционные и спектральные метрики в ПЛИС. Будет плюсом: Опыт реализации алгоритмов пеленгации (TDoA, интерферометрические методы, MUSIC) непосредственно в ПЛИС. Понимание принципов адаптивных антенных решеток и методов подавления помех (null-steering, adaptive beamforming). Опыт разработки под Zynq / Zynq UltraScale+ / RFSoC (PL + PS взаимодействие, Petalinux). Опыт реализации автоматической классификации модуляции (AMC) или fingerprinting'а радиоизлучений. Навыки моделирования алгоритмов пространственной обработки на Python или MATLAB перед переносом в ПЛИС.Знакомство с SDR-экосистемой и практический опыт работы с микросхемами AD9361, ADRV9009 на уровне цифрового интерфейса. Мы предлагаем: R&D-задачи на переднем крае радиоэлектроники: от когерентного многоканального приема до интеллектуальной пространственной обработки. Свободу в выборе алгоритмических и архитектурных решений, право голоса в технической стратегии. Сильную команду, возможность расти в смежные области (HW, RF, системная архитектура). Предоставление отладочного оборудования и референсных платформ. Оформление по ТК РФ, гибкий график.